:::
假設狀態法 - 教育百科
| 假 | |
| 設 | |
| 狀 | |
| 態 | |
| 法 |
國家教育研究院辭書
基本資料
| 英文： | method of assumed states |
| 日期： | 2003年6月 |
| 出處： | 資訊與通信術語辭典 |
辭書內容
|
名詞解釋： 用於複雜電路設計的一種電腦輔助設計的方法，通常係對某些複雜元件假設其狀態，以簡化電路分析工作。 |
|
| 資料來源： | 國家教育研究院_假設狀態法 |
| 授權資訊： | 資料採「 創用CC-姓名標示- 禁止改作 臺灣3.0版授權條款」釋出 |
貓頭鷹博士