:::
匯流排收發器 - 教育百科
回到頁面頂端圖示
| 匯 | |
| 流 | |
| 排 | |
| 收 | |
| 發 | |
| 器 |
國家教育研究院辭書
基本資料
| 英文： | bus transceiver |
| 日期： | 2003年6月 |
| 出處： | 資訊與通信術語辭典 |
辭書內容
|
名詞解釋： 一種高性能、低功率的肖特基（Schotkey）積體電路。它是針對雙極型及MOS型微處理機而設計。此類裝置由四個邊沿觸發的D型觸發器組成。每個觸發器帶一個雙輸入的多路開關。觸發器的輸出通過四個收集極開路的匯流排驅動器，或四個三態輸出的匯流排驅動器連到匯流排上。匯流排驅動器的每個輸出在組件內部回送到接收器的差分放大器的輸入端。四個接收器的差分放大器的輸出驅動四個D型閘極電路。這些閘極電路具有三態輸出特性。 |
|
| 資料來源： | 國家教育研究院_匯流排收發器 |
| 授權資訊： | 資料採「 創用CC-姓名標示- 禁止改作 臺灣3.0版授權條款」釋出 |