:::
組合後電路內測試 - 教育百科
回到頁面頂端圖示
| 組 | |
| 合 | |
| 後 | |
| 電 | |
| 路 | |
| 內 | |
| 測 | |
| 試 |
國家教育研究院辭書
基本資料
| 英文： | in-circuit post assembler testing |
| 日期： | 2003年6月 |
| 出處： | 資訊與通信術語辭典 |
辭書內容
|
名詞解釋： 元件裝配在印刷電路板上後，對元件及組裝過程的綜合檢測，以發現元件在插入及焊接時有無損傷而可能導致故障的情形。 |
|
| 資料來源： | 國家教育研究院_組合後電路內測試 |
| 授權資訊： | 資料採「 創用CC-姓名標示- 禁止改作 臺灣3.0版授權條款」釋出 |