:::
肖特基巴利二極體嵌位電晶體邏輯電路 - 教育百科
回到頁面頂端圖示
| 肖 | |
| 特 | |
| 基 | |
| 巴 | |
| 利 | |
| 二 | |
| 極 | |
| 體 | |
| 嵌 | |
| 位 | |
| 電 | |
| 晶 | |
| 體 | |
| 邏 | |
| 輯 | |
| 電 | |
| 路 |
國家教育研究院辭書
基本資料
| 英文： | Schottky Barrier diode clamped transistor transistor logic circuit（STTL） |
| 日期： | 2003年6月 |
| 出處： | 資訊與通信術語辭典 |
辭書內容
|
名詞解釋： 和肖特基電晶體－電晶體邏輯電路大致相同，唯一不同的是把肖特基電晶體兩端分別接在一般電晶體的基極和集極。 |
|
| 資料來源： | 國家教育研究院_肖特基巴利二極體嵌位電晶體邏輯電路 |
| 授權資訊： | 資料採「 創用CC-姓名標示- 禁止改作 臺灣3.0版授權條款」釋出 |