:::
分段定址架構 - 教育百科
| 分 | |
| 段 | |
| 定 | |
| 址 | |
| 架 | |
| 構 |
國家教育研究院辭書
基本資料
| 英文： | segmented addressing architecture |
| 日期： | 2003年6月 |
| 出處： | 資訊與通信術語辭典 |
辭書內容
|
名詞解釋： 係指英特爾公司80x86處理機典型的一種記憶體存取技術。本架構中，在16位元位址方案下記憶體被分為64 KB段，而在32位元方案下可定址的記憶體達4 GB段的大小。 |
|
| 資料來源： | 國家教育研究院_分段定址架構 |
| 授權資訊： | 資料採「 創用CC-姓名標示- 禁止改作 臺灣3.0版授權條款」釋出 |
貓頭鷹博士