:::
線性定址架構 - 教育百科
| 線 | |
| 性 | |
| 定 | |
| 址 | |
| 架 | |
| 構 |
國家教育研究院辭書
基本資料
| 英文： | linear addressing architecture |
| 日期： | 2003年6月 |
| 出處： | 資訊與通信術語辭典 |
辭書內容
|
名詞解釋： 可供微處理器以單一位址值存取任何個別記憶體位置之架構。在這種架構下，在整個可定址的記憶體之每一個位置均有唯一之位址。 |
|
| 資料來源： | 國家教育研究院_線性定址架構 |
| 授權資訊： | 資料採「 創用CC-姓名標示- 禁止改作 臺灣3.0版授權條款」釋出 |
貓頭鷹博士